Circuitos digitales: decodificadores

Decoderes un circuito combinacional que tiene 'n' líneas de entrada y un máximo de 2 n líneas de salida. Una de estas salidas estará activa Alta en función de la combinación de entradas presentes, cuando el decodificador esté habilitado. Eso significa que el decodificador detecta un código en particular. Las salidas del decodificador no son más que lasmin terms de 'n' variables de entrada (líneas), cuando está habilitado.

Decodificador de 2 a 4

Deje 2 a 4 El decodificador tiene dos entradas A 1 y A 0 y cuatro salidas Y 3 , Y 2 , Y 1 e Y 0 . losblock diagram de 2 a 4 decodificadores se muestra en la siguiente figura.

Una de estas cuatro salidas será '1' para cada combinación de entradas cuando esté habilitada, E es '1'. losTruth table de 2 a 4 decodificadores se muestra a continuación.

Habilitar Entradas Salidas
E A1 A0 Y3 Y2 Y1 Y0
0 X X 0 0 0 0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0

De la tabla de Verdad, podemos escribir el Boolean functions para cada salida como

$$ Y_ {3} = E.A_ {1} .A_ {0} $$

$$ Y_ {2} = E.A_ {1}. {A_ {0}} '$$

$$ Y_ {1} = E. {A_ {1}} '. A_ {0} $$

$$ Y_ {0} = E. {A_ {1}} '. {A_ {0}}' $$

Cada salida tiene un término de producto. Entonces, hay cuatro términos de producto en total. Podemos implementar estos cuatro términos de producto utilizando cuatro puertas AND con tres entradas cada una y dos inversores. loscircuit diagram de 2 a 4 decodificadores se muestra en la siguiente figura.

Por lo tanto, las salidas de 2 a 4 decodificadores no son más que min termsde dos variables de entrada A 1 y A 0 , cuando se habilita, E es igual a uno. Si habilita, E es cero, entonces todas las salidas del decodificador serán iguales a cero.

De manera similar, el decodificador de 3 a 8 produce ocho términos mínimos de tres variables de entrada A 2 , A 1 y A 0 y el decodificador de 4 a 16 produce términos mínimos de cuatro variables de entrada A 3 , A 2 , A 1 y A 0 .

Implementación de decodificadores de orden superior

Ahora, implementemos los siguientes dos decodificadores de orden superior utilizando decodificadores de orden inferior.

  • Decodificador de 3 a 8
  • Decodificador 4 a 16

Decodificador de 3 a 8

En esta sección, implementemos 3 to 8 decoder using 2 to 4 decoders. Sabemos que el decodificador de 2 a 4 tiene dos entradas, A 1 y A 0 y cuatro salidas, Y 3 a Y 0 . Mientras que el decodificador 3 a 8 tiene tres entradas A 2 , A 1 y A 0 y ocho salidas, Y 7 a Y 0 .

Podemos encontrar el número de decodificadores de orden inferior necesarios para implementar decodificadores de orden superior utilizando la siguiente fórmula.

$$ Requerido \: número \: de \: orden \: inferior \: decodificadores = \ frac {m_ {2}} {m_ {1}} $$

Dónde,

$ m_ {1} $ es el número de salidas del decodificador de orden inferior.

$ m_ {2} $ es el número de salidas del decodificador de orden superior.

Aquí, $ m_ {1} $ = 4 y $ m_ {2} $ = 8. Sustituya estos dos valores en la fórmula anterior.

$$ Requerido \: número \: de \: 2 \: a \: 4 \: decodificadores = \ frac {8} {4} = 2 $$

Por lo tanto, necesitamos dos decodificadores de 2 a 4 para implementar un decodificador de 3 a 8. losblock diagram de 3 a 8 decodificadores usando 2 a 4 decodificadores se muestra en la siguiente figura.

Las entradas paralelas A 1 y A 0 se aplican a cada decodificador de 2 a 4. El complemento de la entrada A 2 se conecta a Enable, E del decodificador inferior 2 a 4 para obtener las salidas, Y 3 a Y 0 . Estos son loslower four min terms. La entrada, A 2 se conecta directamente a Enable, E del decodificador superior 2 a 4 para obtener las salidas, Y 7 a Y 4 . Estos son loshigher four min terms.

Decodificador 4 a 16

En esta sección, implementemos 4 to 16 decoder using 3 to 8 decoders. Sabemos que el decodificador 3 a 8 tiene tres entradas A 2 , A 1 y A 0 y ocho salidas, Y 7 a Y 0 . Considerando que, el decodificador 4 a 16 tiene cuatro entradas A 3 , A 2 , A 1 y A 0 y dieciséis salidas, Y 15 a Y 0

Conocemos la siguiente fórmula para encontrar el número de decodificadores de orden inferior necesarios.

$$ Requerido \: número \: de \: orden \: inferior \: decodificadores = \ frac {m_ {2}} {m_ {1}} $$

Sustituya $ m_ {1} $ = 8 y $ m_ {2} $ = 16 en la fórmula anterior.

$$ Requerido \: número \: de \: 3 \: a \: 8 decodificadores = \ frac {16} {8} = 2 $$

Por lo tanto, necesitamos dos decodificadores de 3 a 8 para implementar un decodificador de 4 a 16. losblock diagram de 4 a 16 decodificadores usando 3 a 8 decodificadores se muestra en la siguiente figura.

Las entradas paralelas A 2 , A 1 y A 0 se aplican a cada decodificador de 3 a 8. El complemento de entrada, A3 se conecta a Enable, E del decodificador inferior 3 a 8 para obtener las salidas, Y 7 a Y 0 . Estos son loslower eight min terms. La entrada, A 3, se conecta directamente a Enable, E del decodificador superior 3 a 8 para obtener las salidas, Y 15 a Y 8 . Estos son loshigher eight min terms.