Diseño VLSI - Inversor MOS
El inversor es verdaderamente el núcleo de todos los diseños digitales. Una vez que se entienden claramente su funcionamiento y propiedades, se simplifica enormemente el diseño de estructuras más complejas, como puertas NAND, sumadores, multiplicadores y microprocesadores. El comportamiento eléctrico de estos circuitos complejos se puede derivar casi por completo extrapolando los resultados obtenidos para los inversores.
El análisis de los inversores se puede ampliar para explicar el comportamiento de puertas más complejas como NAND, NOR o XOR, que a su vez forman los componentes básicos de módulos como multiplicadores y procesadores. En este capítulo, nos enfocamos en una sola encarnación de la puerta del inversor, que es el inversor CMOS estático, o el inversor CMOS, en resumen. Este es sin duda el más popular en la actualidad y, por lo tanto, merece nuestra atención especial.
Principio de funcionamiento
El símbolo lógico y la tabla de verdad del inversor ideal se muestran en la figura siguiente. Aquí A es la entrada y B es la salida invertida representada por sus voltajes de nodo. Usando lógica positiva, el valor booleano de la lógica 1 está representado por V dd y el 0 lógico está representado por 0. V th es el voltaje de umbral del inversor, que es V dd / 2, donde V dd es el voltaje de salida.
La salida cambia de 0 a V dd cuando la entrada es menor que V th . Entonces, para 0 <V en <V ésima salida es igual a la entrada lógica 0 y V th <V en <V dd es igual a la entrada lógica 1 para el inversor.
Las características que se muestran en la figura son ideales. La estructura de circuito generalizada de un inversor nMOS se muestra en la siguiente figura.
En la figura dada, podemos ver que el voltaje de entrada del inversor es igual al voltaje de puerta a fuente del transistor nMOS y el voltaje de salida del inversor es igual al voltaje de drenaje a fuente del transistor nMOS. La fuente de voltaje del sustrato de nMOS también se llama controlador para transistor que está conectado a tierra; entonces V SS = 0. El nodo de salida está conectado con una capacitancia concentrada usada para VTC.
Inversor de carga resistiva
La estructura básica de un inversor de carga resistiva se muestra en la figura que se muestra a continuación. Aquí, el tipo de mejora nMOS actúa como transistor controlador. La carga consiste en un simple lineal resistor R L . La fuente de alimentación del circuito es V DD y la corriente de drenaje I D es igual a la corriente de carga I R .
Operación del circuito
Cuando la entrada del transistor controlador es menor que el voltaje umbral V TH (V en <V TH ), el transistor controlador está en la región de corte y no conduce ninguna corriente. Entonces, la caída de voltaje a través de la resistencia de carga es CERO y el voltaje de salida es igual a V DD . Ahora, cuando el voltaje de entrada aumenta aún más, el transistor del controlador comenzará a conducir la corriente distinta de cero y nMOS entrará en la región de saturación.
Matemáticamente,
$$ I_ {D} = \ frac {K_ {n}} {2} \ left [V_ {GS} -V_ {TO} \ right] ^ {2} $$
Aumentando aún más el voltaje de entrada, el transistor controlador entrará en la región lineal y la salida del transistor controlador disminuye.
$$ I_ {D} = \ frac {K_ {n}} {2} 2 \ left [V_ {GS} -V_ {TO} \ right] V_ {DS} -V_ {DS} ^ {2} $$
VTC del inversor de carga resistiva, que se muestra a continuación, indica el modo de funcionamiento del transistor del controlador y los puntos de voltaje.
Inversor con carga MOSFET tipo N
La principal ventaja de usar MOSFET como dispositivo de carga es que el área de silicio ocupada por el transistor es más pequeña que el área ocupada por la carga resistiva. Aquí, MOSFET es carga activa y el inversor con carga activa ofrece un mejor rendimiento que el inversor con carga resistiva.
Carga de mejora NMOS
En la figura se muestran dos inversores con dispositivo de carga tipo mejora. El transistor de carga se puede operar en la región de saturación o en la región lineal, dependiendo del voltaje de polarización aplicado a su terminal de puerta. El inversor de carga de mejora saturada se muestra en la fig. (un). Se requiere una única alimentación de tensión y proceso de fabricación simple y tan V OH se limita a la V DD - V T .
El inversor de carga de mejora lineal se muestra en la fig. (segundo). Siempre opera en región lineal; por lo que el nivel de V OH es igual a V DD .
El inversor de carga lineal tiene un mayor margen de ruido en comparación con el inversor de mejora saturado. Pero, la desventaja del inversor de mejora lineal es que requiere dos fuentes de alimentación separadas y ambos circuitos sufren una alta disipación de potencia. Por lo tanto, los inversores de mejora no se utilizan en ninguna aplicación digital a gran escala.
Carga de agotamiento NMOS
Los inconvenientes del inversor de carga de mejora se pueden superar utilizando un inversor de carga de agotamiento. En comparación con el inversor de carga de mejora, el inversor de carga de agotamiento requiere algunos pasos de fabricación más para que el implante de canal ajuste el voltaje umbral de carga.
Las ventajas del inversor de carga de agotamiento son: transición VTC nítida, mejor margen de ruido, fuente de alimentación única y área de diseño general más pequeña.
Como se muestra en la figura, la puerta y el terminal de la fuente de carga están conectados; Entonces, V GS = 0. Por lo tanto, el voltaje de umbral de la carga es negativo. Por lo tanto,
$$ V_ {GS, load}> V_ {T, load} $$ está satisfecho
Por lo tanto, el dispositivo de carga siempre tiene un canal de conducción independientemente del nivel de voltaje de entrada y salida.
Cuando el transistor de carga está en la región de saturación, la corriente de carga viene dada por
$$ I_ {D, load} = \ frac {K_ {n, load}} {2} \ left [-V_ {T, load} \ left (V_ {out} \ right) \ right] ^ {2} $ PS
Cuando el transistor de carga está en una región lineal, la corriente de carga viene dada por
$$ I_ {D, load} = \ frac {K_ {n, load}} {2} \ left [2 \ left | V_ {T, load} \ left (V_ {out} \ right) \ right |. \ Left (V_ {DD} -V_ {out} \ right) - \ left (V_ {DD} -V_ {out} \ right ) ^ {2} \ right] $$
Las características de transferencia de voltaje del inversor de carga de agotamiento se muestran en la figura que se muestra a continuación:
Inversor CMOS: circuito, funcionamiento y descripción
El circuito inversor CMOS se muestra en la figura. Aquí, los transistores nMOS y pMOS funcionan como transistores de controlador; cuando un transistor está encendido, el otro está apagado.
Esta configuración se llama complementary MOS (CMOS). La entrada está conectada al terminal de puerta de ambos transistores, de modo que ambos se pueden controlar directamente con voltajes de entrada. El sustrato del nMOS está conectado a tierra y el sustrato del pMOS está conectado a la fuente de alimentación, V DD .
Entonces V SB = 0 para ambos transistores.
$$ V_ {GS, n} = V_ {in} $$
$$ V_ {DS, n} = V_ {out} $$
Y,
$$ V_ {GS, p} = V_ {in} -V_ {DD} $$
$$ V_ {DS, p} = V_ {out} -V_ {DD} $$
Cuando la entrada de nMOS es menor que el voltaje umbral (V en <V TO, n ), el nMOS se corta y el pMOS está en la región lineal. Entonces, la corriente de drenaje de ambos transistores es cero.
$$ I_ {D, n} = I_ {D, p} = 0 $$
Por lo tanto, la tensión de salida V OH es igual a la tensión de alimentación.
$$ V_ {fuera} = V_ {OH} = V_ {DD} $$
Cuando el voltaje de entrada es mayor que V DD + V TO, p , el transistor pMOS está en la región de corte y el nMOS está en la región lineal, por lo que la corriente de drenaje de ambos transistores es cero.
$$ I_ {D, n} = I_ {D, p} = 0 $$
Por lo tanto, la tensión de salida V OL es igual a cero.
$$ V_ {out} = V_ {OL} = 0 $$
El nMOS opera en la región de saturación si V en > V TO y si se cumplen las siguientes condiciones.
$$ V_ {DS, n} \ geq V_ {GS, n} -V_ {TO, n} $$
$$ V_ {out} \ geq V_ {in} -V_ {TO, n} $$
El pMOS opera en la región de saturación si V en <V DD + V TO, py si se satisfacen las siguientes condiciones.
$$ V_ {DS, p} \ leq V_ {GS, p} -V_ {TO, p} $$
$$ V_ {out} \ leq V_ {in} -V_ {TO, p} $$
Para diferentes valores de voltajes de entrada, las regiones operativas se enumeran a continuación para ambos transistores.
| Región | V en | V fuera | nMOS | pMOS |
|---|---|---|---|---|
| UN | <V TO, n | V OH | Cortar | Lineal |
| segundo | V IL | Alto ≈ V OH | Saturación | Lineal |
| C | V th | V th | Saturación | Saturación |
| re | V IH | Bajo ≈ V OL | Lineal | Saturación |
| mi | > (V DD + V TO, p ) | V OL | Lineal | Cortar |
El VTC de CMOS se muestra en la siguiente figura:
