Microprocesador - Configuración de pines 8086
8086 fue el primer microprocesador de 16 bits disponible en un chip DIP (Dual Inline Package) de 40 pines. Analicemos ahora en detalle la configuración de pines de un microprocesador 8086.
8086 Diagrama de pines
Aquí está el diagrama de pines del microprocesador 8086:
Analicemos ahora las señales en detalle:
Power supply and frequency signals
Utiliza un suministro de 5 V CC en la clavija 40 de V CC y utiliza tierra en las clavijas 1 y 20 de V SS para su funcionamiento.
Clock signal
La señal de reloj se proporciona a través del Pin-19. Proporciona tiempo al procesador para las operaciones. Su frecuencia es diferente para diferentes versiones, es decir, 5MHz, 8MHz y 10MHz.
Address/data bus
AD0-AD15. Se trata de 16 bus de direcciones / datos. AD0-AD7 transporta datos de bytes de orden inferior y AD8AD15 transporta datos de bytes de orden superior. Durante el primer ciclo de reloj, transporta una dirección de 16 bits y luego transporta datos de 16 bits.
Address/status bus
A16-A19 / S3-S6. Estos son los 4 buses de dirección / estado. Durante el primer ciclo de reloj, transmite una dirección de 4 bits y luego transmite señales de estado.
S7/BHE
BHE son las siglas de Bus High Enable. Está disponible en el pin 34 y se utiliza para indicar la transferencia de datos mediante el bus de datos D8-D15. Esta señal es baja durante el primer ciclo de reloj, luego está activa.
Read($\overline{RD}$)
Está disponible en el pin 32 y se utiliza para leer la señal para la operación de lectura.
Ready
Está disponible en el pin 22. Es una señal de reconocimiento de los dispositivos de E / S de que se transfieren datos. Es una señal alta activa. Cuando es alto, indica que el dispositivo está listo para transferir datos. Cuando es bajo, indica estado de espera.
RESET
Está disponible en el pin 21 y se usa para reiniciar la ejecución. Hace que el procesador finalice inmediatamente su actividad actual. Esta señal está activa en alto durante los primeros 4 ciclos de reloj para REINICIAR el microprocesador.
INTR
Está disponible en el pin 18. Es una señal de solicitud de interrupción, que se muestrea durante el último ciclo de reloj de cada instrucción para determinar si el procesador consideró esto como una interrupción o no.
NMI
Significa interrupción no enmascarable y está disponible en el pin 17. Es una entrada activada por flanco, que provoca una solicitud de interrupción al microprocesador.
$ \ overline {TEST} $
Esta señal es como un estado de espera y está disponible en el pin 23. Cuando esta señal es alta, entonces el procesador tiene que esperar el estado IDLE, de lo contrario la ejecución continúa.
MN/$\overline{MX}$
Significa Mínimo / Máximo y está disponible en el pin 33. Indica en qué modo debe operar el procesador; cuando es alto, funciona en modo mínimo y vice-aversa.
INTA
Es una señal de reconocimiento de interrupción y una identificación disponible en el pin 24. Cuando el microprocesador recibe esta señal, reconoce la interrupción.
ALE
Significa pestillo de habilitación de dirección y está disponible en el pin 25. Se genera un pulso positivo cada vez que el procesador comienza una operación. Esta señal indica la disponibilidad de una dirección válida en las líneas de dirección / datos.
DEN
Significa Habilitación de datos y está disponible en el pin 26. Se usa para habilitar el transceptor 8286. El transceptor es un dispositivo que se usa para separar los datos del bus de dirección / datos.
DT/R
Significa señal de transmisión / recepción de datos y está disponible en el pin 27. Decide la dirección del flujo de datos a través del transceptor. Cuando es alto, los datos se transmiten y viceversa.
M/IO
Esta señal se utiliza para distinguir entre la memoria y las operaciones de E / S. Cuando es alto, indica operación de E / S y cuando es bajo indica operación de memoria. Está disponible en el pin 28.
WR
Significa señal de escritura y está disponible en el pin 29. Se utiliza para escribir los datos en la memoria o en el dispositivo de salida, dependiendo del estado de la señal M / IO.
HLDA
Significa la señal de confirmación de retención y está disponible en el pin 30. Esta señal reconoce la señal de retención.
HOLD
Esta señal indica al procesador que los dispositivos externos están solicitando acceder a los buses de dirección / datos. Está disponible en el pin 31.
QS1 and QS0
Estas son señales de estado de la cola y están disponibles en los pines 24 y 25. Estas señales proporcionan el estado de la cola de instrucciones. Sus condiciones se muestran en la siguiente tabla:
| QS 0 | QS 1 | Estado |
|---|---|---|
| 0 | 0 | No operacion |
| 0 | 1 | Primer byte de código de operación de la cola |
| 1 | 0 | Vacía la cola |
| 1 | 1 | Byte posterior de la cola |
S0, S1, S2
Estas son las señales de estado que proporcionan el estado de funcionamiento, que utiliza el controlador de bus 8288 para generar señales de control de E / S y memoria. Están disponibles en los pines 26, 27 y 28. A continuación se muestra la tabla que muestra su estado:
| S 2 | S 1 | S 0 | Estado |
|---|---|---|---|
| 0 | 0 | 0 | Interrupción de reconocimiento |
| 0 | 0 | 1 | Lectura de E / S |
| 0 | 1 | 0 | Escritura de E / S |
| 0 | 1 | 1 | Detener |
| 1 | 0 | 0 | Búsqueda de código de operación |
| 1 | 0 | 1 | Memoria leída |
| 1 | 1 | 0 | Escritura de memoria |
| 1 | 1 | 1 | Pasivo |
LOCK
Cuando esta señal está activa, indica a los otros procesadores que no pidan a la CPU que abandone el bus del sistema. Se activa usando el prefijo LOCK en cualquier instrucción y está disponible en el pin 29.
RQ/GT1 and RQ/GT0
Estas son las señales de solicitud / concesión utilizadas por los otros procesadores que solicitan a la CPU que libere el bus del sistema. Cuando la CPU recibe la señal, envía un acuse de recibo. RQ / GT 0 tiene una prioridad más alta que RQ / GT 1 .