performance - Comprender el impacto de lfence en un bucle con dos largas cadenas de dependencia, par
x86 - lake - ivy bridge sandy bridge - edu.lat
c++ - smart - Predicción de rama y división por cero
performance - ¿Por qué la instrucción de bucle es lenta? ¿No podría Intel haberlo implementado efici
performance - ¿Cómo se programan x86 uops, exactamente?
assembly - ¿Cómo funcionan exactamente los registros parciales en Haswell/Skylake? Escribir AL parec
performance - ¿Por qué Skylake es mucho mejor que Broadwell-E para el rendimiento de memoria de un s
assembly - procesador - q es arm - edu.lat
x86 - qué - que procesador amd es igual al core i7 - edu.lat
performance - significa - ¿Por qué RDTSC no es una instrucción de serialización?
¿Por qué Intel Haswell XEON CPU esporádicamente no funciona correctamente con FFT y ART?
¿Cuál es la relación entre virt_to_phys y la MMU de la CPU en el kernel de Linux?
performance - significa - ¿Dónde está documentada la memoria caché L1 de los procesadores Intel x86?
security - spectre - vulnerabilidad meltdown que es - edu.lat
c++ - Desoptimizar un programa para la canalización en las CPU de la familia Intel Sandybridge
linux - services - Diferencias entre las “versiones de brazo”(solo ARMv7)
performance - Acceso a la memoria Haswell - edu.lat
optimization - software - ¿Qué debería saber todo programador sobre la memoria?
cpu architecture - Instrucciones de carga invisible globalmente - edu.lat
caching - what - cache memoria definicion - edu.lat
caching - data - drupal 8 cache - edu.lat
concurrency - estados - modos de ejecucion de un proceso - edu.lat
arrays - tipo - Localidad temporal frente a espacial con matrices
keywords - ¿Cómo detectaría genéricamente la asociatividad de línea de caché desde el código de modo
multithreading - tipos - ¿Qué arquitecturas de CPU son compatibles con Compare And Swap(CAS)?
procesador - fma3 que es - edu.lat
performance - computer - modelo de tlb - edu.lat
arm - spectre - vulnerabilidad de los procesadores - edu.lat
caching - sirve - que es cache en informatica - edu.lat
cuda - usando - ¿Por qué usar SIMD si tenemos GPGPU?
v7a - how to use android ndk - edu.lat
cordova - tiene - Después de la actualización a Xcode 5-ld: símbolo(s) no encontrados para la arquit
architecture - que - 64-bit descargar - edu.lat
c++ - funcion - para que sirve la memoria cache - edu.lat
cpu - una - Diferencia entre el núcleo y el procesador?
multithreading - ¿Lock xchg tiene el mismo comportamiento que mfence?
performance - costo de operación atómica - edu.lat
que - ¿Es x86 RISC o CISC?
que - Determine la arquitectura de destino del archivo binario en Linux(biblioteca o ejecutable)
android - teléfono - Llamada a la API para obtener la arquitectura del procesador
assembly - saber - x86 que significa - edu.lat
c# - there - visual studio compilar 64 bits - edu.lat
linux - ¿Qué son estanlled-cycles-frontend y estanlled-cycles-backend en el resultado ''perf stat''?
performance - Instrucción jmp lenta
assembly - ¿Cuál es el motor de pila en la microarquitectura Sandybridge? - edu.lat
android - studio - armeabi-v7a vs arm64-v8a - edu.lat
x86 - ¿Cuál es la diferencia entre Trap e Interrupt?
assembly - pibakery - Escribiendo un SO con UEFI
algorithm - temperatura - uso de cpu 100 windows 7 - edu.lat
cpu - ingles - ¿Cómo se diferencian las instrucciones de los datos?
linux - procesador - Convertir archivo de objeto a otra arquitectura
cpu - una - taxonomia de shore - edu.lat
performance - Ciclos perdidos en Intel? Una inconsistencia entre rdtsc y CPU_CLK_UNHALTED.REF_TSC
logo - assembly pelicula - edu.lat
hardware - operativos - rutina de servicio de interrupción - edu.lat
computer-science - turing - von neumann informatica - edu.lat
multithreading - tiene - ¿Cómo funcionan SMP núcleos, procesos e hilos de trabajo juntos exactamente
c++ - setup - ¿Cuál es la diferencia entre sjlj vs dwarf vs seh?
32bit 64bit - name - ¿Cuánta memoria se puede acceder con una máquina de 32 bits?
cpu registers - proposito - Contador de programas y registro de instrucciones
assembly - saber - ¿Qué significa la R en RAX, RBX, RCX, RDX, RSI, RDI, RBP, RSP?
memory-management - sistemas - en cual de las capas se generan cada una de las direcciones físicas y
linux - significa - ubuntu para i686 - edu.lat
lea - x86 assembly - edu.lat
c# - studio - ¿Cómo puedo determinar para qué plataforma se compila un ejecutable?
operating system - sistemas - ¿Cuándo se pueden asignar 2 direcciones virtuales a la misma dirección
architecture - español - ¿Qué es un buffer de tienda?
qué - windows 32 bits vs windows 64 bits - edu.lat
caching - que - memoria cache mapeo - edu.lat
c++ - que - ¿Por qué un booleano de 1 byte y no 1 bit de tamaño?
multithreading - threading - Secciones críticas con procesadores multinúcleo
c# - Configuración orientada a ambos x86 y x64? - edu.lat
c++ - tamaño - que es int32 c# - edu.lat
rotacion - operadores de bits javascript - edu.lat
ios - getting - Xcode 5 advierte sobre la configuración de mi arquitectura cuando abro mi proyecto d
x86-64 - x64 - x86 que significa - edu.lat
math - paso - ¿Cómo puedo realizar una división de 64 bits con una instrucción de dividir de 32 bits
performance - ¿Se reduce el rendimiento al ejecutar bucles cuyo recuento de uop no es un múltiplo de
x86 - ¿Qué técnica de mapeo de caché se usa en el procesador Intel Core i7?
cpu - tecnologia - FLOPS por ciclo para sandy-bridge y haswell SSE2/AVX/AVX2
performance - ¿TLB falla frente al caché?
ios - ¿Hay una bandera del compilador que indique falta de arquitectura de armv7s? - edu.lat