assembly - pentium - ¿La instrucción PADDD en realidad es compatible con MMX, a pesar de que falta en el manual de Intel?

mmx(+)

Question

Escribí este código en NASM:

PADDD mm0, mm1

Y fue ensamblado sin errores, pero esta instrucción, aunque existe en NASM, no pude encontrarla en los Manuales de Instrucciones de Intel, todo lo que encontré es esto:

PADDD xmm1, xmm2/m128

Que toma un registro xmm y no un registro mm .
Este es el código de operación de PADDD mm0, mm1 : 0FFEC1
Y este es el código de operación de PADDD xmm0, xmm1 : 660FFEC1
Entonces, ¿por qué PADDD mm0, mm1 falta en los manuales de instrucciones de Intel?

Answer 1

Este es un caso simple de error / omisión en la versión actual de los manuales de Intel.

En este sitio , que aloja una copia de los documentos de Intel (aunque no es necesario los últimos documentos de Intel), el código de operación de MMX está presente:

Opcode/Instruction Op/En 64/32 bit Mode Support CPUID Feature Flag Description
0F FC /r1 PADDB mm, mm/m64 RM V/V MMX Add packed byte integers from mm/m64 and mm.

También lo encontrará en un manual anterior de Intel desde 2005 , así como en la versión de marzo de 2017.

Nada que ver aqui; por favor sigue adelante.